Bài Tập, Đề Thi Trắc Nghiệm Online – Môn Kiến Trúc Máy Tính – Đề 08

Câu 1: Kiến trúc Von Neumann chủ yếu khác biệt so với kiến trúc Harvard ở điểm nào?

• A. Sử dụng chung bộ nhớ cho cả dữ liệu và lệnh.
• B. Sử dụng bộ nhớ cache tốc độ cao.
• C. Có nhiều kênh giao tiếp I/O hơn.
• D. Tích hợp sẵn bộ xử lý đồ họa.

Câu 2: Trong hệ thống phân cấp bộ nhớ, cache L1 thường được đặt ở vị trí nào và có đặc điểm gì?

• A. Gần CPU nhất, tốc độ truy cập nhanh nhất và dung lượng nhỏ nhất.
• B. Giữa RAM và bộ nhớ ngoài, tốc độ trung bình và dung lượng trung bình.
• C. Xa CPU nhất, tốc độ truy cập chậm nhất và dung lượng lớn nhất.
• D. Tích hợp trực tiếp trên bo mạch chủ, tốc độ nhanh thứ hai và dung lượng lớn.

Câu 3: Điều gì xảy ra khi CPU cố gắng truy cập dữ liệu không có trong cache (cache miss)?

• A. CPU sẽ bỏ qua yêu cầu truy cập dữ liệu đó.
• B. CPU sẽ tự động tạo ra dữ liệu cần thiết.
• C. CPU phải truy cập bộ nhớ chính (RAM) để lấy dữ liệu.
• D. CPU sẽ chuyển sang thực hiện lệnh khác trong khi chờ dữ liệu.

Câu 4: Phương pháp ánh xạ cache trực tiếp (Direct Mapping) hoạt động như thế nào?

• A. Mỗi khối bộ nhớ chính có thể được ánh xạ tới bất kỳ vị trí nào trong cache.
• B. Mỗi khối bộ nhớ chính chỉ có thể được ánh xạ tới một vị trí duy nhất trong cache.
• C. Các khối bộ nhớ chính được ánh xạ ngẫu nhiên vào cache.
• D. Chỉ các khối dữ liệu thường xuyên sử dụng mới được ánh xạ vào cache.

Câu 5: Pipeline trong kiến trúc máy tính giúp tăng hiệu năng bằng cách nào?

• A. Giảm độ phức tạp của từng lệnh.
• B. Tăng tốc độ xung nhịp của CPU.
• C. Giảm lượng điện năng tiêu thụ.
• D. Cho phép thực hiện đồng thời nhiều giai đoạn khác nhau của các lệnh.

Câu 6: Hiện tượng "hazard" (rủi ro) trong pipeline là gì và có những loại hazard nào?

• A. Lỗi phần cứng gây ra treo hệ thống.
• B. Tình huống làm gián đoạn hoạt động bình thường của pipeline; gồm hazard cấu trúc, dữ liệu và điều khiển.
• C. Sự cố tràn bộ nhớ cache.
• D. Xung đột giữa các tiến trình phần mềm.

Câu 7: Kỹ thuật "branch prediction" (dự đoán rẽ nhánh) được sử dụng để giải quyết loại hazard nào trong pipeline?

• A. Hazard cấu trúc (Structural hazard).
• B. Hazard dữ liệu (Data hazard).
• C. Hazard điều khiển (Control hazard).
• D. Hazard bộ nhớ (Memory hazard).

Câu 8: DMA (Direct Memory Access) cho phép thiết bị ngoại vi truy cập bộ nhớ chính mà không cần sự can thiệp của CPU, điều này mang lại lợi ích gì?

• A. Tăng tốc độ truyền dữ liệu giữa bộ nhớ và thiết bị ngoại vi, giảm tải cho CPU.
• B. Nâng cao tính bảo mật của hệ thống.
• C. Giảm điện năng tiêu thụ của bộ nhớ.
• D. Đơn giản hóa quá trình quản lý bộ nhớ.

Câu 9: Interrupt (ngắt) là cơ chế cho phép thiết bị ngoại vi thông báo cho CPU về một sự kiện. Điều gì xảy ra khi CPU nhận được một yêu cầu ngắt?

• A. CPU bỏ qua yêu cầu ngắt nếu đang bận.
• B. CPU tạm dừng công việc hiện tại, lưu trạng thái và chuyển sang thực hiện chương trình phục vụ ngắt (ISR).
• C. CPU xử lý yêu cầu ngắt sau khi hoàn thành công việc hiện tại.
• D. CPU khởi động lại hệ thống để xử lý yêu cầu ngắt.

Câu 10: Bus địa chỉ (Address Bus) trong hệ thống máy tính được sử dụng để làm gì?

• A. Xác định địa chỉ bộ nhớ hoặc cổng I/O mà CPU muốn truy cập.
• B. Truyền dữ liệu giữa CPU và bộ nhớ.
• C. Điều khiển luồng dữ liệu giữa các thành phần.
• D. Cung cấp nguồn điện cho các thành phần.

Câu 11: Số lượng bit của bus địa chỉ quyết định điều gì về khả năng bộ nhớ của hệ thống?

• A. Tốc độ truyền dữ liệu tối đa của bộ nhớ.
• B. Dung lượng bộ nhớ tối đa mà CPU có thể địa chỉ hóa.
• C. Số lượng thiết bị ngoại vi tối đa có thể kết nối.
• D. Điện năng tiêu thụ của bộ nhớ.

Câu 12: Thanh ghi PC (Program Counter) trong CPU có vai trò gì?

• A. Chứa dữ liệu đang được xử lý bởi CPU.
• B. Lưu trữ kết quả của phép tính số học và logic.
• C. Chứa địa chỉ của lệnh tiếp theo sẽ được thực hiện.
• D. Đếm số lượng lệnh đã thực hiện.

Câu 13: ALU (Arithmetic Logic Unit) thực hiện các loại phép toán nào trong CPU?

• A. Các phép toán số học (cộng, trừ, nhân, chia...) và logic (AND, OR, NOT, XOR...).
• B. Chỉ các phép toán số học.
• C. Chỉ các phép toán logic.
• D. Các phép toán xử lý dấu phẩy động.

Câu 14: Bộ nhớ flash (Flash Memory) thuộc loại bộ nhớ nào trong hệ thống phân cấp bộ nhớ?

• A. Bộ nhớ chính (Main Memory).
• B. Bộ nhớ cache (Cache Memory).
• C. Bộ nhớ thứ cấp (Secondary Storage).
• D. Bộ nhớ đệm (Buffer Memory).

Câu 15: Sự khác biệt chính giữa bộ nhớ SRAM và DRAM là gì?

• A. DRAM nhanh hơn và đắt hơn SRAM, nhưng SRAM có mật độ lưu trữ cao hơn.
• B. SRAM nhanh hơn và đắt hơn DRAM, nhưng DRAM có mật độ lưu trữ cao hơn.
• C. SRAM và DRAM có tốc độ và chi phí tương đương, chỉ khác nhau về công nghệ sản xuất.
• D. SRAM là bộ nhớ bay hơi, còn DRAM là bộ nhớ không bay hơi.

Câu 16: Trong kiến trúc máy tính, "word size" (kích thước từ) đề cập đến điều gì?

• A. Dung lượng bộ nhớ cache L1.
• B. Tốc độ xung nhịp của CPU.
• C. Số lượng thanh ghi đa năng trong CPU.
• D. Số bit dữ liệu mà CPU có thể xử lý trong một chu kỳ.

Câu 17: Phương pháp "set-associative cache" (cache kết hợp tập) là sự cải tiến so với phương pháp ánh xạ cache nào?

• A. Fully associative cache (Cache kết hợp hoàn toàn).
• B. Direct mapping cache (Cache ánh xạ trực tiếp).
• C. Sector mapping cache.
• D. Page mapping cache.

Câu 18: "Cache coherence" (tính nhất quán cache) là vấn đề quan trọng trong hệ thống đa xử lý. Vấn đề này phát sinh khi nào?

• A. Cache bị đầy và cần được làm sạch.
• B. Tốc độ xung nhịp của CPU quá cao.
• C. Nhiều CPU chia sẻ cùng bộ nhớ chính và mỗi CPU có cache riêng.
• D. Bộ nhớ chính bị lỗi.

Câu 19: "Virtual memory" (bộ nhớ ảo) cho phép hệ thống chạy các chương trình lớn hơn dung lượng RAM vật lý. Bộ nhớ ảo hoạt động như thế nào?

• A. Tăng tốc độ truy cập bộ nhớ vật lý.
• B. Giảm điện năng tiêu thụ của bộ nhớ.
• C. Nén dữ liệu trong RAM để tăng dung lượng khả dụng.
• D. Sử dụng một phần bộ nhớ thứ cấp (ví dụ: ổ cứng) để mở rộng không gian địa chỉ bộ nhớ.

Câu 20: TLB (Translation Lookaside Buffer) là một loại cache đặc biệt, nó cache thông tin gì?

• A. Ánh xạ trang (page table entries) từ địa chỉ ảo sang địa chỉ vật lý.
• B. Dữ liệu và lệnh thường xuyên được sử dụng.
• C. Địa chỉ của các khối dữ liệu trong cache L1.
• D. Thông tin về các tiến trình đang chạy.

Câu 21: Trong hệ thống RAID 0, dữ liệu được phân chia (striping) trên nhiều ổ đĩa. Ưu điểm chính của RAID 0 là gì?

• A. Cung cấp khả năng chịu lỗi cao nhất.
• B. Giảm dung lượng lưu trữ cần thiết.
• C. Tăng hiệu suất đọc và ghi dữ liệu.
• D. Tiết kiệm điện năng tiêu thụ.

Câu 22: Hệ thống RAID 1 cung cấp tính năng gì mà RAID 0 không có?

• A. Khả năng chịu lỗi (Fault Tolerance) nhờ sao chép dữ liệu.
• B. Hiệu suất đọc/ghi dữ liệu cao hơn.
• C. Dung lượng lưu trữ gấp đôi so với số ổ đĩa.
• D. Giá thành hệ thống rẻ hơn.

Câu 23: Kiến trúc CISC (Complex Instruction Set Computer) và RISC (Reduced Instruction Set Computer) khác nhau chủ yếu ở điểm nào?

• A. CISC sử dụng pipeline, RISC không sử dụng pipeline.
• B. CISC có tập lệnh phức tạp, nhiều lệnh; RISC có tập lệnh đơn giản, ít lệnh.
• C. RISC có bộ nhớ cache lớn hơn CISC.
• D. CISC tiêu thụ điện năng ít hơn RISC.

Câu 24: Kiến trúc siêu vô hướng (Superscalar) là gì và nó cải thiện hiệu năng như thế nào?

• A. Tăng tốc độ xung nhịp của CPU lên rất cao.
• B. Giảm độ trễ của bộ nhớ cache.
• C. Sử dụng nhiều đơn vị thực thi song song để thực hiện đồng thời nhiều lệnh.
• D. Sử dụng bộ nhớ ảo dung lượng lớn.

Câu 25: Trong ngữ cảnh bộ nhớ cache, chính sách "write-back" (ghi lùi) hoạt động như thế nào?

• A. Chỉ ghi dữ liệu đã sửa đổi trong cache về bộ nhớ chính khi khối cache đó bị thay thế.
• B. Ghi đồng thời dữ liệu vào cả cache và bộ nhớ chính khi có thao tác ghi.
• C. Không ghi dữ liệu về bộ nhớ chính, chỉ cập nhật trong cache.
• D. Ghi dữ liệu về bộ nhớ chính ngay sau mỗi thao tác đọc.

Câu 26: Bộ điều khiển bộ nhớ (Memory Controller) có vai trò gì trong hệ thống máy tính?

• A. Điều khiển hoạt động của bộ nhớ cache.
• B. Quản lý giao tiếp giữa CPU và bộ nhớ chính (RAM).
• C. Quản lý các thiết bị ngoại vi kết nối với hệ thống.
• D. Cung cấp nguồn điện cho bộ nhớ.

Câu 27: Xét đoạn mã assembly đơn giản sau (giả định kiến trúc x86): `MOV AX, [BX+SI]`. Lệnh này thực hiện thao tác gì?

• A. Sao chép địa chỉ BX + SI vào thanh ghi AX.
• B. Sao chép nội dung thanh ghi BX và SI vào địa chỉ bộ nhớ AX.
• C. Tính tổng BX + SI và lưu vào thanh ghi AX.
• D. Sao chép nội dung từ địa chỉ bộ nhớ được tính bởi BX + SI vào thanh ghi AX.

Câu 28: Trong kiến trúc ARM, chế độ địa chỉ hóa "offset" (dịch vị) hoạt động như thế nào?

• A. Địa chỉ hiệu dụng là giá trị trực tiếp được nhúng trong lệnh.
• B. Địa chỉ hiệu dụng được lấy từ một thanh ghi khác.
• C. Địa chỉ hiệu dụng được tính bằng cách cộng một giá trị offset vào giá trị thanh ghi cơ sở.
• D. Địa chỉ hiệu dụng được tính bằng cách nhân giá trị thanh ghi cơ sở với một hệ số.

Câu 29: Chu kỳ lệnh (instruction cycle) cơ bản của CPU gồm các giai đoạn nào?

• A. Fetch, Execute, Store.
• B. Fetch (Tìm nạp lệnh), Decode (Giải mã lệnh), Execute (Thực hiện lệnh), Store (Lưu kết quả).
• C. Decode, Execute, Store, Fetch.
• D. Fetch, Decode, Execute.

Câu 30: Thế nào là kiến trúc "đa nhân" (multi-core)?

• A. Một CPU chip duy nhất chứa nhiều nhân xử lý (cores).
• B. Một hệ thống máy tính sử dụng nhiều CPU riêng biệt.
• C. Một hệ thống bộ nhớ được chia sẻ giữa nhiều CPU.
• D. Một loại kiến trúc bộ nhớ cache đặc biệt.